久久建筑网(www.99jianzhu.com)致力打造一个专业的建筑学习分享平台! 用户登陆 免费注册 | 每日签到 帮助 | 金币充值| 会员中心 | 上传资料
您现在的位置:主页 > 资料库 > 网络技术1 > >>

PrimeTime 时序分析流程和方法.doc

资料评价:
★★★☆☆
更新时间:
2016-11-05
下载权限:
免费会员
文件大小:
148KB
文件类型:
.doc
下载次数:
建筑论坛:
上传会员:
toqiv
所属栏目:
网络技术1
需要金币:
2
久久建筑网提供了大量的图纸、图集、书籍、方案、教程资料。 下载地址
PrimeTime 时序分析流程和方法,IC 面试。
时序分析流程和方法表格
时序分析流程和方法
是的一个单点的全芯片、门级静态时序分析器。它能分析大规模、同步、数字的时序。工作在设计的门级层次,并且和其它工具整合得很紧密。
|$基本特点和功能:?
时序检查方面:
?数字集成电路数字信号处理滤波器覆盖率验证建立和保持时序的检查
+数字集成电路数字信号处理滤波器覆盖率验证重新覆盖和去除检查
+时钟脉冲宽度检查`
时钟门锁检查
$$设计检查方面:
`|没有时钟端的寄存器$
没有时序约束的结束点
数字集成电路数字信号处理滤波器覆盖率验证主从时钟分离
`数字集成电路数字信号处理滤波器覆盖率验证有多哥时钟的寄存器
+对层次敏感的时钟
$+组合电路的反馈环+|
设计规则检查,包括最大电容、最大传输时间和最大扇出
^~
^时序分析流程和方法:
在时序分析之前需要做的步骤:
?、建立设计环境
建立搜索路径和链接路径数字集成电路数字信号处理滤波器覆盖率验证
读入设计和库数字集成电路数字信号处理滤波器覆盖率验证$
++链接顶层设计数字集成电路数字信号处理滤波器覆盖率验证^
建立运作条件、连线负载模型、端口负载、驱动和传输时间~`
、说明时序声明约束|
定义时钟周期、波形、不确定性和滞后时间
说明输入、输出端口的延邮?br>~+、说明时序例外情况
多周期路径数字集成电路数字信号处理滤波器覆盖率验证
不合法路径
说明最大和最小延时、路径分割和失效弧
、进行分析和生成报告
$数字集成电路数字信号处理滤波器覆盖率验证检查时序数字集成电路数字信号处理滤波器覆盖率验证+~
生成约束报告数字集成电路数字信号处理滤波器覆盖率验证
生成路径时序报告数字集成电路数字信号处理滤波器覆盖率验证~

开始数字集成电路数字信号处理滤波器覆盖率验证
先建立目录并将本身所带的一个例子拷到新建的目录下,在下面的内容中将要用到这个例子。数字集成电路数字信号处理滤波器覆盖率验证~

+$~?数字集成电路数字信号处理滤波器覆盖率验证?
?
?
~|确认目录中有以下这些文件:
`
$
`
$

++数字集成电路数字信号处理滤波器覆盖率验证
+?数字集成电路数字信号处理滤波器覆盖率验证$
数字集成电路数字信号处理滤波器覆盖率验证
+?

++$$数字集成电路数字信号处理滤波器覆盖率验证
+`
数字集成电路数字信号处理滤波器覆盖率验证


?数字集成电路数字信号处理滤波器覆盖率验证例子是一个微处理器,如图所示模块图。
|^^+$

运行:
|数字集成电路数字信号处理滤波器覆盖率验证


  PrimeTime 时序分析流程和方法
进入下载地址列表
相关内容推荐